關于轉換器ADC081000CIYB 主要性能及功能模塊示意圖
ADC081000CIYB/高性能、低功耗8位、1 GSPS A/D轉換器
SC1281/SC1282 雙通道 8 位 1.0/1.5GSps 或單通道 8 位 2.0/3.0 GSps ADC
SC1281/SC1282是采用多級差分流水線架構，內置高性能采樣保持電路和片內基準電壓源的雙通道、8位、1.0/1.5GSPS模數轉換器（ADC）或單通道、8位、2.0/3.0GSPS模數轉換器（ADC）。
SC1281/SC1282具有杰出的動態性能與低功耗特性。采用1.9V電源供電，SC1282在輸入信號為
103MHz ， 1.5GSPS 采樣率 下 ， 可 產生 7.9 有效位數 (ENOB) ，同時提供 10-18
的誤碼率 (CER) ，在
1.5GSPS的Non-demux模式下典型功耗為1.98W。SC1281在輸入信號為103MHz，1.0GSPS采樣率下，可產生7.95有效位數(ENOB)，在1.0GSPS的Non-demux模式下典型功耗為1.17W。為方便抓取數據，每個通道都有其獨立DDR數據時鐘DCLKI和DCLKQ，并且SC1281/SC1282支持1:2 Demux 模式，在該模式下每個通道的第二組8 bit LVDS總線被激活，輸出數據速率變為時鐘速率的一半。輸出格式可以配置為偏移二進制（默認）或二進制補碼，并且低電壓差分信號（LVDS）數字輸出與IEEE 1596.3-1996兼容，可調節的共模電壓為0.8V或1.2V。SC1281/SC1282采用128引腳的QFN封裝，額定工業溫度范圍為-40°C至+ 125°C。
主要性能
? 卓越的精度和動態性能
? 低功耗，在較低的采樣率下進一步降低
? 內部端接、緩沖、差分模擬輸入
? SPI 串行控制接口
? 雙邊沿采樣模式(I 與 Q 需提供相同輸入)
? 輸出測試模式
? 1:1 Non-demux 或 1:2 Demux LVDS 輸出
? 多芯片系統的自動同步特性
? 單路 1.9V±0.1V 電源
應用場合
? 數字示波器
? 寬帶通信
? 數字采集系統
典型應用電路
SC1281/SC1282 模擬輸入信號、模擬輸入時鐘等外圍器件的典型應用電路如下。
模擬輸入網絡
使用全差分模式可以保證 ADC 獲得最佳性能。建議使用差分雙巴倫配置來驅動 SC1281/SC1282，（見圖 25），也可以使用全差分運放替代巴倫來驅動 ADC。
SC1281/SC1282可以配置為雙通道1.0/1.5 GSPS （非DES模式）或單通道2.0/3.0 GSPS （DES模式）。當SC1281/SC1282配置為單通道2.0/3.0 GSPS（DES模式）時，VinI+和VinQ+應該用完全相同的信號輸入，VinI-和VinQ-應該用完全相同的信號輸入，I路和Q路輸入的輸入阻抗為100?（單端50?），因此ADC在DES模式下，應采用1:1的巴倫來進行驅動。在DES模式下驅動ADC的示例電路見
圖24，推薦巴倫為TC1-1-13MA+。在單端應用中使用 VIN-接共模電壓，VIN+接輸入信號的輸入網絡方式，單端應用中 ADC 性能會有所下降，因此不建議單端驅動 SC1281/SC1282 輸入。
時鐘輸入網絡
為充分發揮芯片的性能，應利用一個差分信號作為 SC1281/SC1282 采樣時鐘輸入端（CLK+/-）的時鐘信號，輸入時鐘電路內部存在偏置，無需外部偏置，使用 AC 耦合輸入即可。建議使用巴倫驅動輸入，如圖 26 所示。過高的輸入時鐘信號可能會引起模擬輸入偏置電壓的變化，過低的輸入時鐘電平將導致動態性能不佳，為了避免這些問題，請將時鐘信號保持在推薦范圍內。輸入時鐘信號的占空比會影響 SC1281/SC1282 的動態性能，芯片可以在 45%至 55%的指定時鐘占空比范圍內保持性能。尤其是在雙邊沿采樣（DES）模式下，時鐘盡量保持在 50%占空比可以使芯片保持較高性能。且高速、高性能 ADC 需要具有最小相位噪聲或抖動的非常穩定的輸入時鐘信號，請保證輸入時鐘信號抖動盡量小。
差分輸入時鐘應具有 100Ω(使用 balun 時)的特性阻抗。輸入時鐘信號的線路盡可能的短，耦合電容與芯片的距離也應盡可能的小，且使其遠離任何其他信號，防止其他信號會在輸入時鐘信號中引
入抖動。此外，時鐘信號需要適當的進行隔離，避免時鐘信號將噪聲引入模擬輸入中。
- 上一篇：沒有啦
- 下一篇：高性能、低功耗8位、1 GSPS A/D轉換器ADC0810 2023/5/9
